Transputer

El transputer era una arquitectura del microprocesador pionera de los años 1980, presentando memoria integrada y relaciones de comunicación consecutivas, queridas para la informática paralela. Se diseñó y producido por Inmos, una compañía de semiconductor británica basada en Bristol.

Durante algún tiempo a finales de los años 1980 muchos pensaron que el transputer era el siguiente gran diseño para el futuro de informática. Mientras Inmos y el transputer no cumplieron por último con esta expectativa, la arquitectura transputer era muy influyente en la provocación de nuevas ideas en la arquitectura del ordenador, varias de las cuales han surgido de nuevo en formas diferentes en sistemas modernos.

Fondo

A principios de los años 1980, las CPUs convencionales parecieron alcanzar un límite de rendimiento. Hasta ese tiempo, las dificultades industriales limitaron la cantidad de diseñadores de la circuitería podría colocar en una viruta. Las mejoras continuadas del proceso de fabricación, sin embargo, quitaron esta restricción. Pronto el problema se hizo esto los chips podrían sostener más circuitería que los diseñadores sabían cómo usar. Los diseños de CISC tradicionales alcanzaban una meseta de rendimiento, y no estaba claro que se podría vencer.

Pareció que el único camino adelante era aumentar el uso de paralelismo, el uso de varias CPUs que trabajarían juntos para solucionar varias tareas al mismo tiempo. Esto dependió de las máquinas antes mencionadas siendo capaces de dirigir varias tareas inmediatamente, un proceso conocido como la multiasignación. Esto había sido generalmente demasiado difícil para diseños de la CPU anteriores para manejarse, pero los diseños más recientes eran capaces de llevarlo a cabo con eficacia. Estaba claro que en el futuro esto sería un rasgo de todos los sistemas operativos.

Un efecto secundario de la mayor parte de diseño de multiasignación es que a menudo también permite que los procesos se dirijan en CPUs físicamente diferentes, en cuyo caso se conoce como el multiprocesamiento. Una CPU económica construida con el multiprocesamiento en mente podría permitir que la velocidad de una máquina se aumentara añadiendo más CPUs, potencialmente mucho más barato que usando un diseño de la CPU más rápido solo.

Los primeros diseños de transputer eran debido a David May y Robert Milne. En 1990, May recibió DSc Honorario de la universidad de Southampton, seguido en 1991 de su elección como un Compañero de La Sociedad Real y el premio de la Medalla de Patterson del Instituto de Física en 1992.

Concedieron a Tony Fuge, un ingeniero principal en Inmos entonces, el príncipe Philip Designers Prize en 1987 para su trabajo de T414 transputer.

Diseño

El transputer (el nombre que se deriva de transistor y ordenador) era el primer microprocesador del objetivo general diseñado expresamente para usarse en sistemas de calcular paralelos. El objetivo era producir a una familia de chips que se extienden en el poder y costar lo que se podría alambrar juntos para formar un ordenador paralelo completo. El nombre se seleccionó para indicar el papel que transputers individual jugaría: los números de ellos se usarían como componentes básicos básicos, como los transistores tenían antes.

Al principio el plan era hacer el transputer costar sólo unos dólares por unidad. Inmos los vio acostumbrarse para prácticamente todo, de actuar como la CPU principal para un ordenador a la interpretación como un regulador del canal para unidades de disco en la misma máquina. Los ciclos de repuesto en cualquier de estos transputers se podrían usar para otras tareas, enormemente aumentando el rendimiento global de las máquinas.

Incluso transputer solo tendría toda la circuitería tenía que trabajar por sí mismo, un rasgo más comúnmente asociado con microreguladores. La intención era permitir que transputers se relacionara juntos lo más fácilmente posible, sin el requisito para un autobús complejo (o placa madre). El poder y una señal del reloj simple se tuvieron que suministrar, pero poco más: la RAM, un regulador de la RAM, el apoyo del autobús y hasta un RTOS todos se incorporaron.

Arquitectura

Transputer original usó una arquitectura muy simple y bastante única para conseguir un alto rendimiento en una pequeña área. Usó el microcódigo como el método principal de controlar el camino de datos pero a diferencia de otros diseños del tiempo, muchas instrucciones tomaron sólo un ciclo solo para ejecutar. Los códigos de operación de la instrucción se usaron como los puntos de entrada a la memoria sólo de lectura del microcódigo y las salidas de la memoria sólo de lectura se alimentaron directamente al camino de datos. Para instrucciones del multiciclo, mientras el camino de datos realizaba el primer ciclo, el microcódigo descifró cuatro opciones posibles para el segundo ciclo. La decisión en cuanto a la cual de estas opciones realmente se usaría se podría tomar cerca del final del primer ciclo. Esto tuvo la operación muy rápida en cuenta guardando la arquitectura genérica.

La velocidad de reloj de 20 MHz era completamente alta para la era y los diseñadores estaban muy preocupados por las factibilidades de distribuir una señal del reloj de esta velocidad en un consejo. Un reloj externo inferior de 5 MHz se usó y esto se multiplicó hasta la frecuencia interna requerida usando un lazo cerrado con llave por la fase (PLL). El reloj interno realmente tenía cuatro fases que se no superponen y los diseñadores eran libres de usar cualquier combinación de éstos quisieron así se podría sostener que el transputer realmente corrió en 80 MHz. La lógica dinámica se usó en muchas partes del diseño para reducir la velocidad de aumento y el área. Lamentablemente, estas técnicas son difíciles de combinarse con la exploración de generación del modelo de prueba automática que prueba por tanto cayeron en desgracia para diseños posteriores.

Relaciones

El diseño básico del transputer incluyó relaciones consecutivas que permitieron que esto se comunicara con otros hasta cuatro transputers, cada uno en 5, 10 o 20 Mbit/s – que era muy rápido para los años 1980. Cualquier número de transputers se podría relacionar juntos hasta relaciones bastante largas (decenas de metros) para formar una "granja" de calcular sola. Una máquina de escritorio hipotética podría tener dos del "final bajo" transputers tareas de la entrada-salida que se manejan en algunas de sus líneas consecutivas (conectado al hardware apropiado) mientras se dirigieron a uno de sus primos más grandes que sirven de una CPU en el otro.

Había límites de la talla de un sistema que se podría construir de esta moda. Ya que cada transputer se unió al otro en una disposición del punto a punto fija, enviar mensajes a transputer más distante requirió que los mensajes fueran transmitidos por cada viruta en la línea. Esto introdujo una tardanza con cada "salto" sobre una relación, llevando a tardanzas largas en redes grandes. Para solucionar este problema Inmos también proporcionó un interruptor de la tardanza cero que unió hasta 32 transputers (o interruptores) en redes aún más grandes.

Iniciación

Transputers se podría inicializar sobre las relaciones de la red (a diferencia de la memoria como en la mayor parte de máquinas) por tanto transputer solo podría accancar la red entera. Había un alfiler llamado BootFromROM que cuando afirmado causado el transputer para comenzar dos bytes de la cumbre de memoria (suficiente para hasta 256 bytes hacia atrás brincan, por lo general de la memoria sólo de lectura). Cuando este alfiler no se afirmó, el primer byte que llegó abajo cualquier relación era la longitud de un elástico de bota para descargarse, que se colocó en la memoria baja y se dirigió. Las longitudes 'especiales' de 0 y 1 se reservaron para la OJEADA y EMPUJAN – permiso de la inspección y cambio de la RAM en transputer no calzado. Después de una ojeada (que requirió una dirección) o empujar (que tomó una dirección de la palabra y una palabra de datos – 16 o 32 trozos según la anchura de la palabra básica de la variante transputer) el transputer volvería a la espera de un elástico de bota.

Planificador

El apoyo de las relaciones era la circuitería adicional que manejó la programación del tráfico sobre ellos. Los procesos que esperan en comunicaciones harían una pausa automáticamente mientras la circuitería conectada a una red terminó su lee o escribe. Darían entonces otros procesos que corren en el transputer ese tiempo de procesamiento. Incluyó dos niveles de prioridad para mejorar de tiempo real y operación del multiprocesador. El mismo sistema lógico era usado para comunicarse entre programas que corren en transputer solo, puesto en práctica como "la red virtual conecta" en la memoria. Por tanto los programas que piden cualquier entrada o salida automáticamente hicieron una pausa mientras la operación completó, una tarea que normalmente requería que el sistema operativo se manejara como el árbitro de hardware. Los sistemas operativos en el transputer no tuvieron que manejar la programación: de hecho, uno podría pensar que la propia viruta tenía un OS dentro de ello.

Para incluir toda esta funcionalidad en un single chip, la lógica principal del transputer era más simple que la mayor parte de CPUs. Mientras unos lo han llamado un debido RISC a su naturaleza bastante de repuesto (y porque esto era un cliché de mercadotecnia deseable entonces), pesadamente se microcifró, tenía un conjunto de registros limitado e instrucciones de memoria de memoria complejas, todas de las cuales lo colocan firmemente en el campo CISC. A diferencia de la tienda de la carga pesada del registro CPUs de RISC, el transputer tenía sólo tres registros de datos, que se comportaron como una pila. Además una Aguja de la Zona de trabajo señaló a una pila de memoria convencional, fácilmente accesible vía la Carga Local y Tienda instrucciones Locales. Esto permitió al contexto muy rápido cambiar cambiando simplemente la aguja de la zona de trabajo de la memoria usada por otro proceso (una técnica usada en varios diseños contemporáneos, como el TMS9900). Los tres contenido de la pila del registro no se conservaron por delante de ciertas instrucciones, como el Salto, cuando el transputer podría hacer un interruptor del contexto.

Conjunto de instrucciones

El conjunto de instrucciones transputer comprendió instrucciones de 8 bites divididas en mordiscos de operand y código de operación. El mordisco "superior" contuvo los 16 códigos de la instrucción primarios posibles, haciéndolo uno de los muy pocos ordenadores del conjunto de instrucciones mínimos comercializados. El mordisco "inferior" contuvo operand constante inmediato solo, comúnmente usado como una compensación con relación a la Zona de trabajo (pila de memoria) aguja. Dos instrucciones del prefijo permitieron la construcción de constantes más grandes por el prependiente sus mordiscos inferiores al operands de instrucciones siguientes. Las instrucciones adicionales se apoyaron vía Hacer funcionar (Opr) código de la instrucción, que descifró operand constante como un código de operación cero-operand ampliado, asegurando la extensión del conjunto de instrucciones casi interminable y fácil ya que las realizaciones más nuevas del transputer se introdujeron.

Las 16 instrucciones una-operand 'primarias' eran:

Todas estas instrucciones toman una constante, representando una compensación o una constante aritmética. Si esta constante fuera menos de 16, todas estas instrucciones cifradas a un byte solo.

Las 16 primeras instrucciones cero-operand 'secundarias' (usando la instrucción primaria OPR) eran:

TRANVÍAS

Para proporcionar un medio fácil de prototyping, construyendo y configurando sistemas múltiples-transputer, Inmos introdujo el TRANVÍA (Módulo de TRAnsputer) estándar en 1987. Un TRANVÍA era esencialmente un componente básico daughterboard comprensión de un transputer y, opcionalmente, memoria externa y/o dispositivos periféricos, con conectores estandarizados simples que proporcionan el poder, transputer relaciones, reloj y señales del sistema. Varias tallas del TRANVÍA se definieron, de la Talla básica 1 TRANVÍA (3.66 en por 1.05 en) hasta la Talla 8 (3.66 en por 8.75 en). Inmos produjo una variedad de placas madre del TRANVÍA para varios autobuses del anfitrión como el ISA, MicroChannel o VMEbus. Las relaciones del TRANVÍA funcionan en 10 Mbit/s o 20 Mbit/s.

Software

Transputers se quisieron para programarse usando el lenguaje de programación occam, basado en el cálculo de proceso de CSP. De hecho es justo decir que el transputer se construyó expresamente para dirigir occam, aún más que los diseños de CISC contemporáneos se construyeron para dirigir lenguas como Pascal o C. Occam apoyó la coincidencia y el interproceso basado en el canal o la comunicación del interprocesador como una parte fundamental de la lengua. Con el paralelismo y comunicaciones incorporadas en la viruta y la lengua que relaciona con ello directamente, escribiendo el código para cosas como reguladores del dispositivo se hizo una trivialidad – hasta el código más básico podría mirar los puertos en serie a la entrada-salida y dormiría automáticamente cuando no había ningunos datos.

La inicial occam entorno de desarrollo para el transputer era Transputer Development System (TDS) Inmos D700. Esto era un entorno de desarrollo integrado poco ortodoxo que incorpora a un redactor, compilador, linker y depuración (después de la muerte). El TDS era una aplicación transputer escrita en occam. El editor de textos TDS era notable en esto era un redactor plegable, permitiendo a los bloques del código esconderse y revelarse, hacer la estructura del código más aparente. Lamentablemente, la combinación de un lenguaje de programación desconocido y entorno de desarrollo igualmente desconocido no hizo nada para la popularidad temprana del transputer. Más tarde, Inmos soltaría compiladores occam más convencionales, el occam 2 Toolsets.

Las realizaciones de más lenguajes de programación dominantes, como el C, FORTRAN, Ada y Pascal también se soltaron más tarde tanto por Inmos como por vendedores del tercero. Este suministro de bibliotecas o extensiones de la lengua por lo general incluido, de un modo menos elegante, coincidencia parecida a occam y comunicación basada en el canal.

La carencia del transputer del apoyo a la memoria virtual inhibió virar a babor de variantes dominantes del sistema operativo UNIX, aunque los puertos de sistemas operativos parecidos A UNIX (como Minix e Idris de Whitesmiths) se produjeran. Un sistema operativo distribuido parecido A UNIX avanzado, HeliOS, también fue diseñado expresamente para sistemas multi-transputer por el software del Perihelio.

Realizaciones

Primeros transputers se anunciaron en 1983 y se soltaron en 1984.

De acuerdo con su papel de dispositivos parecidos a un microregulador, incluyeron la RAM de a bordo y un regulador de la RAM incorporado que permitió a más memoria añadirse sin cualquier hardware adicional. A diferencia de otros diseños, el transputers no incluyó líneas de la entrada-salida: éstos se debían añadir con el hardware atado a las relaciones consecutivas existentes. Había una línea del 'Acontecimiento', similar a la línea de la interrupción de un procesador convencional. Tratado como un canal, un programa podría 'introducir' del canal del acontecimiento y sólo seguir después de que la línea del acontecimiento se afirmó.

Todo transputers corrió de una entrada del reloj de 5 MHz externa; esto se multiplicó para proporcionar el reloj del procesador.

El transputer no incluyó un MMU o un sistema de la memoria virtual.

Las variantes de Transputer (excepto T9000 anulado) se pueden categorizar en tres grupos: la serie T2 de 16 bites, la serie T4 de 32 bites y la serie T8 de 32 bites con IEEE de 64 bites 754 apoyo del punto flotante.

T2: de 16 bites

Transputer de 16 bites del prototipo era el S43, que careció del planificador y transferencia del bloque DMA-controlada en las relaciones. En el lanzamiento, el T212 y M212 (éste con un regulador del disco de a bordo) eran los ofrecimientos de 16 bites. El T212 estaba disponible en 17.5 y posiciones de la velocidad de reloj del procesador de 20 MHz. El T212 fue reemplazado por el T222, con la RAM en la viruta ampliada de 2 kilobytes a 4 kilobytes, y, más tarde, el T225. Esto añadió el apoyo del límite de facturación de depuración (ampliando la instrucción) más algunas instrucciones suplementarias del conjunto de instrucciones T800. Tanto el T222 como T225 corrieron en 20 MHz.

T4: de 32 bites

En el lanzamiento, el T414 era el ofrecimiento de 32 bites. Al principio, la primera variante de 32 bites debía ser el T424, pero las dificultades de fabricación significaron que esto se replanteó como el T414 con la RAM de a bordo de 2 kilobytes en vez de 4 kilobytes intencionados. El T414 estaba disponible en 15 y variedades de 20 MHz.

La RAM se rehabilitó más tarde a 4 kilobytes en el T425 (en 20, 25 y variedades de 30 MHz), que también añadió el apoyo del límite de facturación e instrucciones T800 suplementarias. El T400, soltado en el septiembre de 1989, era un derivado de T425 de 20 MHz económico con 2 kilobytes y dos en vez de cuatro relaciones, queridas para el mercado de sistemas integrados.

T8: punto flotante

La segunda generación T800 transputer, introducido en 1987, tenía un conjunto de instrucciones ampliado. La adición más importante era una unidad del punto flotante de 64 bites y tres registros adicionales para el punto flotante, poniendo en práctica el estándar del punto flotante IEEE754-1985. También tenía 4 kilobytes de la RAM de a bordo y estaba disponible en 20 o versiones de 25 MHz. El apoyo del límite de facturación se añadió en el más tarde T801 y T805, la antigua dirección separada que figura y autobuses de datos para mejorar el rendimiento. El T805 también estaba más tarde disponible como una parte de 30 MHz.

T810 realzado se planeó, que habría tenido más RAM, más y enlaces más rápidos, instrucciones suplementarias y habría mejorado el microcódigo, pero esto se anuló alrededor de 1990.

Inmos también produjo una variedad de chips de apoyo para los procesadores transputer, como el interruptor de relación de 32 caminos C004 y el C012 "adaptador de relación" que permitió que relaciones de transputer se conectaran a un bus de datos de 8 bites.

Sistema en una viruta

T400

La parte de la estrategia de Inmos original debía hacer CPUs tan pequeñas y baratas que se podrían combinar con otra lógica en un dispositivo solo. Aunque SOCs como comúnmente se conocen, sean ubicuos ahora, el concepto casi se no oyó de atrás a principios de los años 1980. Dos proyectos se comenzaron aproximadamente en 1983, el M212 y el 'juguete de la TV'. El M212 estaba basado en un corazón de T212 estándar con la adición de un regulador del disco para S. 506 y S. 412 estándares de Shugart. 'El juguete de la TV' debía ser la base para una consola de juegos y era el proyecto conjunto entre la Investigación de Sinclair e Inmos.

Las relaciones en el T212 y T414/T424 transputers tenían el hardware motores de DMA de modo que las transferencias pudieran pasar en la paralela con la ejecución de otros procesos. Una variante del diseño, conocido como el T400, para no confundirse con transputer posterior del mismo nombre, se diseñó donde la CPU manejó estas transferencias. Esto redujo la talla del dispositivo bastante ya que 4 motores de relación eran aproximadamente la misma talla que la CPU entera. El T400 se quiso para usarse como un corazón en lo que se llamó entonces 'SOS' ('sistemas en el silicio') dispositivos, ahora mejor conocidos como SOCs. Era este diseño que debía formar la parte del juguete de la TV. El proyecto se anuló en 1985.

T100

Aunque los proyectos de SOC anteriores hubieran tenido el éxito sólo limitado (el M212 de hecho se vendió durante un rato), muchos diseñadores todavía firmemente creídos en el concepto y en 1987, un nuevo proyecto, el T100 se comenzó que combinó una versión de 8 bites de la CPU transputer con la lógica configurable basada en máquinas estatales. El conjunto de instrucciones transputer está basado en instrucciones de 8 bites y se puede fácilmente usar con cualquier talla de la palabra que sea un múltiplo de 8 trozos. El mercado objetivo para el T100 debía ser reguladores del autobús como Futurebus, así como una mejora para los adaptadores de relación estándares (C011 etc.). El proyecto se paró cuando el T840 (más tarde para hacerse la base del T9000) se comenzó. El concepto no murió aunque y XMOS ahora diseñe chips para este fin.

Image:KL_inmos_IMST212_ES.jpg|Inmos T212, PREQUAL

Image:KL_inmos_IMST222_ES.jpg|Inmos T222, PREQUAL

Image:KL_STMicroelectronics_IMST225.jpg|STMicroelectronics IMST225 (Inmos T225).

Image:KL_inmos_IMST400.jpg|Inmos T400

Image:KL_inmos_IMST414.jpg|Inmos T414

Image:KL_inmos_IMST425.jpg|Inmos T425

Image:KL_inmos_IMST800_ES.jpg|Inmos T800, PREQUAL

Image:KL_STMicroelectronics_IMST805.jpg|STMicroelectronics IMST805 (Inmos T805)

Mercados

Mientras el transputer era simple, pero importante comparado con muchos diseños contemporáneos, nunca vino cerca de la reunión de su objetivo de acostumbrarse universalmente tanto en CPU como en papeles del microregulador. En el reino del microregulador, el mercado fue dominado por máquinas de 8 bites donde costado era la única seria consideración. Aquí, hasta los T2s eran demasiado importantes y caros para la mayor parte de usuarios.

En el mundo del escritorio/estación de trabajo del ordenador, el transputer era bastante rápido (funcionando en aproximadamente 10 MIPS en 20 MHz). Esto era el rendimiento excelente para principios de los años 1980, pero cuando T800 FPU-equipado transportaba, otros diseños de RISC lo habían superado. Esto se podría haber mitigado en gran medida si las máquinas hubieran usado transputers múltiple como planeado, pero T800s cuestan a aproximadamente 400$ a cada uno cuando introducido, que quiso decir una proporción del precio/rendimiento pobre. Pocos sistemas de la estación de trabajo situados en transputer se diseñaron; el más notable probablemente ser la Estación de trabajo Atari Transputer.

El transputer tenía más éxito en el campo de la informática macizamente paralela, donde varios vendedores produjeron sistemas situados en transputer a finales de los años 1980. Éstos incluyeron a Meiko (fundado por empleados ex-Inmos), Sistemas del Punto flotante, Parsytec (cuadro) y Parsys. Varias instituciones académicas británicas fundaron actividades de investigación en la aplicación de sistemas paralelos situados en transputer, incluso el Colegio politécnico de Bristol Bristol Centro de Transputer y la universidad del Proyecto del Superordenador Concurrente de Edimburgo de Edimburgo. Además, la Adquisición de datos y los Segundos sistemas del Gatillo del Nivel de la Física de energías Alta el Experimento de ZEUS para el HERA collider en DESY estaba basado en una red de más de 300 sincrónicamente cronometraron transputers dividido en varios subsistemas. Éstos controlados ambos la lectura de la electrónica del detector de encargo y dirigieron algoritmos de reconstrucción para la selección del acontecimiento de la física.

Las capacidades de procesamiento paralelas del transputer se pusieron para usar comercialmente para el proceso de imágenes por la compañía de imprenta más grande del mundo, RR Donnelley & Sons, a principios de los años 1990. La capacidad de transformar rápidamente imágenes digitales en la preparación para la letra dio RR Donnelley un borde significativo sobre sus competidores. Este desarrollo fue conducido por Michael Bengtson en el RR Donnelley Centro de la Tecnología. Dentro de unos años, la capacidad de procesamiento de hasta ordenadores de sobremesa apartó la necesidad de sistemas del multiprocesamiento de encargo para RR Donnelley.

La compañía alemana Jäger Messtechnik usó transputers para su adquisición de datos de tiempo real ADwin temprana y productos de control.

T9000

Inmos mejoró el rendimiento de la serie T8 transputers con la introducción del T9000 (alias H1 durante el desarrollo). El T9000 compartió la mayor parte de rasgos con el T800, pero movió varias piezas del diseño en el hardware y añadió varios rasgos del apoyo superescalar. A diferencia de los modelos más tempranos, el T9000 tenía un escondite rápido de 16 kilobytes verdadero (usando el reemplazo arbitrario) en vez de la RAM, sino también permitió que esto se usara como la memoria e incluyó la funcionalidad parecida A MMU para manejar todo esto (conocido como el PMI). Para la velocidad adicional el T9000 escondió las 32 primeras posiciones de la pila, en vez de tres como en versiones más tempranas.

El T9000 usó una cinco tubería de la etapa para aún más velocidad. Una adición interesante era el grouper que coleccionaría instrucciones del escondite y los agruparía en paquetes más grandes de 4 bytes para alimentar la tubería más rápido. Los grupos entonces completaron en un ciclo solo, como si eran instrucciones más grandes solas que trabajan en una CPU más rápida.

El sistema de relación se mejoró a un nuevo modo de 100 MHz, pero a diferencia de los sistemas anteriores las relaciones ya no eran hacia abajo compatibles. Este nuevo protocolo de relación basado en el paquete se llamó el DS-enlace y más tarde formó la base de 1355 IEEE estándar conectado a la red consecutivo. El T9000 también añadió que el hardware del encaminamiento de relación llamó el VCP (Procesador del Canal Virtual) que cambió las relaciones del punto a punto a una red verdadera, teniendo la creación en cuenta de cualquier número de canales virtuales en las relaciones. Esto significó que los programas ya no tuvieron que ser conscientes de la disposición física de las conexiones. Una variedad de chips de apoyo de DS-relación también se desarrolló, incluso el interruptor del travesaño de 32 caminos C104 y el adaptador de relación de C101.

Las tardanzas largas del desarrollo T9000's significaron que los diseños de la tienda de la carga más rápidos lo superaban ya cuando se debía soltar. De hecho consecuentemente no pudo alcanzar su propio objetivo de rendimiento de golpear por un factor de diez el T800: cuando el proyecto finalmente se anuló todavía conseguía sólo aproximadamente 36 MIPS en 50 MHz. Las tardanzas de producción dieron ocasión a la broma que la mejor arquitectura del anfitrión para un T9000 era un retroproyector.

Esto era demasiado para Inmos, que no tenía la financiación tenía que seguir el desarrollo. Para estas fechas, la compañía se había vendido a SGS-Thomson (ahora STMicroelectronics), cuyo foco era el mercado de sistemas integrados, y finalmente el proyecto de T9000 se abandonó. Sin embargo, transputer de 32 bites exhaustivamente replanteado querido para aplicaciones introducidas, la serie ST20, se produjo más tarde, utilizando un poco de tecnología desarrollada para el T9000. El corazón ST20 se incorporó en chipsets para caja superior por el juego y aplicaciones GPS.

ST20

Aunque no estrictamente un propio transputer, el ST20 fuera pesadamente bajo la influencia del T4 y T9 y realmente formara de hecho la base del T450 que era posiblemente el último del transputers. La misión del ST20 era ser un corazón reutilizable en de entonces mercado SOC emergente. De hecho el nombre original del ST20 era el RMC o Corazón Micro Reutilizable. La arquitectura estaba sueltamente basada en la arquitectura T4 original con un camino de datos controlado por el microcódigo. Era sin embargo una modernización completa, usando VHDL como la lengua del diseño y con un optimizado (y vuelto a escribir) compilador del microcódigo. El proyecto se concibió tan pronto como 1990 cuando se realizó que el T9 sería demasiado grande para muchas aplicaciones. El trabajo del diseño actual comenzó a mediados de 1992. Varios diseños de juicio se hicieron, en los límites de una CPU del RISC-estilo muy simple con instrucciones complejas puestas en práctica en el software vía trampas a un diseño superescalar bastante complejo similar en el concepto al algoritmo de Tomasulo. El diseño final pareció muy similar al corazón T4 original aunque un poco de agrupación de la instrucción simple y un 'escondite de la zona de trabajo' se añadieran para ayudar con el rendimiento.

Herencia

Irónicamente, el paralelismo interno adicional ha sido la fuerza impulsora detrás de mejoras de diseños de la CPU convencionales. En vez del paralelismo del nivel del hilo explícito (como esto encontrado en el transputer), los diseños de la CPU explotaron el paralelismo implícito al nivel de la instrucción, inspeccionando secuencias del código para dependencias de datos y publicando instrucciones independientes múltiples a unidades de ejecución diferentes. Esto se conoce como el procesamiento superescalar. Los procesadores superescalares se satisfacen para optimizar la ejecución de fragmentos secuencialmente construidos del código. La combinación de procesamiento del superescalar y ejecución especulativa entregó un aumento de rendimiento tangible en cuerpos existentes del código – que generalmente se escribieron en Pascal, Fortran, C y C ++. Considerando estas mejoras de rendimiento sustanciales y regulares en el código existente había poco incentivo para volver a escribir el software en lenguas o estilos que cifran que exponen más paralelismo del nivel de la tarea.

Sin embargo, el modelo de procesadores concurrentes asistentes todavía se puede encontrar en el racimo sistemas de calcular que dominan el diseño del superordenador en el siglo veintiuno. A diferencia de la arquitectura transputer, las unidades de procesamiento en estos sistemas típicamente utilizan CPUs superescalares con el acceso a grandes cantidades de memoria y almacenaje del disco, dirigiendo sistemas operativos convencionales e interfaces de red. Resultando de los nodos más complejos, la arquitectura del software usada para coordinar el paralelismo en tales sistemas es típicamente mucho más peso pesado que en la arquitectura transputer.

La motivación transputer fundamental permanece, aún fue enmascarado durante más de 20 años por el doblamiento repetido de cuentas del transistor. Inevitablemente, los diseñadores del microprocesador finalmente se quedaron sin usos para los recursos físicos adicionales – casi al mismo tiempo cuando el escalamiento de la tecnología comenzó a golpear sus límites. El consumo de energía y por lo tanto los requisitos de la disipación térmica dan aumentos de tasas del reloj adicionales impracticables. Estos factores llevan la industria para soluciones poco diferentes en la esencia de los propuestos por Inmos.

Los superordenadores más potentes en el mundo, basado en diseños de la universidad de Colombia y construido como el IBM Blue Gene, son encarnaciones de mundo real del sueño de transputer. Son asambleas enormes del idéntico, relativamente rendimiento bajo chips de SoC.

Las tendencias recientes también han tratado de solucionar el dilema del transistor de modos que habrían sido demasiado futuristas hasta para Inmos. Encima de la adición de componentes a la CPU mueren y la colocación múltiple muere en un sistema, los procesadores modernos cada vez más colocan corazones múltiples en un single mueren. Los diseñadores transputer se esforzaron por encajar hasta un corazón en su presupuesto del transistor. Hoy los diseñadores, que trabajan con un aumento de 1000 pliegues de transistores, pueden colocar típicamente ahora a muchos. Uno del desarrollo comercial más reciente ha surgido de XMOS, que se ha desarrollado una familia de multicorazón introducido multienhebró procesadores que resuenan fuertemente con el transputer e Inmos.

El transputer e Inmos ambos no sólo dejaron una herencia en el mundo de calcular sino también establecieron Bristol, el Reino Unido como un cubo para diseño microelectrónico e innovación.

Plataformas actualmente usando Transputers

La Nave espacial HETE-2 actualmente usa 4× T805 transputers y 8× DSP56001 que cede aproximadamente 100 MIPS del rendimiento.

La plataforma del microsatélite Myriade usada en el satélite de Picard usa T805 transputer que cede aproximadamente 4 MIPS

Véase también

Enlaces externos



Buscar